X6-RX - Module XMC, 4 voies A/D 160 Me/s 16 bits et FPGA Virtex 6

X6-RX - Module XMC, 4 voies A/D 160 Me/s 16 bits et FPGA Virtex 6
Demander un devis
Demander un devis
Fonctionnalités principales
  • Quatre  A / D 160 MSPS, 16 bits
  • Convertisseur descendant ASIC prenant en charge jusqu’à 24 canaux à bande étroite ou 8 canaux à large bande
  • +/- 1,2 V, Couplage AC, 50 ohm, entrées SMA
  • Xilinx Virtex6 SX315T / SX475T ou LX240T
  • 4 Blocs de 1GB DRAM
  • Horloge programmable à faible jitter
  • X8 PCI Express Gen2, offrant des taux de transfert soutenus de 2 Go / s
  • PCI 32 bits, 66 MHz avec carte P4 vers hôte
  • Module PMC / XMC (75×150 mm)
  • <15W typique
  • Refroidissement de conduction par VITA 20
  • Versions durcies pour un fonctionnement à grande température
  • Adaptateurs pour VPX, Compact PCI, PCI de bureau et systèmes PCI Express câblés

Le X6-RX est un récepteur flexible qui intègre la numérisation IF avec le traitement du signal sur un module PMC IO. Le module fournit jusqu’à 24 canaux de récepteur configurables avec un puissant noyau Xilinx Virtex 6 FPGA et une interface hôte PCI Express / PCI haute performance. Avec le X6-RX, les enregistreurs IF peuvent enregistrer à la fois les données brutes numérisées et les canaux en temps réel des taux de maintien de plus de 2 Go / s.
Le X6-RX dispose de quatre, 16 bits 160 MSPS A / Ds. IF fréquences de jusqu’à 300 MHz sont pris en charge. L’horloge d’échantillonnage provient soit d’une PLL faible soit d’une entrée externe. Plusieurs cartes peuvent être synchronisées pour l’échantillonnage et la conversion descendante.
Un Xilinx Virtex6 SX315T (LX240T à la version initiale) avec 4 banques de 1GB DRAM fournissent un noyau DSP de très haute performance avec plus de 2000 MAC (SX315T). L’intégration étroite de l’interface analogique IO, de la mémoire et de l’hôte avec le FPGA permet le traitement du signal en temps réel à des taux extrêmement élevés.
La puissance de la famille X6 est inférieure à 15W pour un fonctionnement typique. Le refroidissement par conduction VITA 20 est utilisé avec un diffuseur de chaleur et un évier. Les niveaux de rugosité pour le fonctionnement à large température et le revêtement conforme sont pris en charge.
La logique FPGA peut être entièrement personnalisée en utilisant VHDL et MATLAB en utilisant le jeu d’outils Frame Work Logic. Le MATLAB BSP prend en charge le développement en temps réel du hardware-inthe-loop à l’aide de l’environnement graphique Simulink Similink avec Xilinx System Generator. Les noyaux IP pour DDC, démodulation et FFT sont disponibles.
Les outils logiciels pour le développement de l’hôte incluent des bibliothèques C ++ et des pilotes pour Windows et Linux. Des exemples d’application illustrant les caractéristiques et l’utilisation du module sont fournis.

Demander un devis
Demander un devis
47c0c1c5d16e3c983e819e58db4d15b0DDDDDDDDDDDDDDDDD