LVDT-Servo - Système intégré de contrôle et de conditionnement avec 4 voies LVDT

LVDT-Servo - Système intégré de contrôle et de conditionnement avec 4 voies LVDT
Demander un devis
Demander un devis
Fonctionnalités principales
  • FPGA Xilinx Zynq Z7045 avec processeur double ARM Cortex-A9, 1 Go de RAM, exécution de PetaLinux
  • Huit ADC 16 bits et huit DAC 16 bits synchronisés à 400 KHz, couplage DC
  • Interfaces USB 2.0 x1, 1 GbE x1, eMMC 32 Go, JTAG
  • GPIO 14 bits interne et UART x2
  • Fonctionnement autonome autonome
  • Prise en charge optionnelle du réseau IEEE-1588 ou Synchronisation GPS synchronisée

 

Conditionneur de signal LVDT

  • Quatre conditionneurs de signal LVDT indépendants
  • Offset/Phase (16 bits, unipolaire ou bipolaire) à la CPU
  • 5 KSPS par canal
  • Étalonnage ponctuel
  • Latence du démodulateur LVDT:
    • Fréquence d’excitation> 1,61 KHz: 950 us
    • Fréquence d’excitation <1,59 KHz: 2,7 ms
    • Plage de fréquence d’excitation: 400 Hz – 1,59 KHz; 1,61 KHz – 20 KHz et plus; Max: 195 KHz

 

Embedded Servo Loop

  • Boucle d’asservissement Logiciel ou Firmware pour une latence minimale
  • Kit de développement disponible Logiciel: C ++, Malibu Library Firmware: VHDL/Xilinx Sysgen/HLS

LVDT-Servo est un instrument clé en main combinant la carte SBC Cardsharp d’Innovative, le module d’E/S FMC-Servo et le logiciel et le firmware personnalisés pour réaliser 4 canaux de démodulation et de contrôle simultanés synchrones LVDT.
Le noyau de démodulation numérique fournit un filtrage passe-bas numérique précis et un suivi de phase rapide sur la phase delta du signal d’excitation et de retour. L’étalonnage à point nul intégré résout efficacement l’erreur de décalage autour du point nul. La puissante plate-forme matérielle prend en charge une large gamme de fréquences d’excitation de 400 Hz à 20 KHz, avec une latence inférieure à 2,7 ms.
Le Xylinx Zynq Z7045 FPGA est disponible pour des implémentations personnalisées, en temps réel, de boucles d’asservissement. Construisez l’algorithme en VHDL, Xilinx System Generator et MATLAB, ou Xilinx High Level Synthesizer (HLS) fonctionnant à l’intérieur du FPGA. Ensuite, exécutez un programme C ++ en tant que boucle d’asservissement exécutée en métal nu dans le noyau d’unité centrale 1.

Synchronisez avec un nombre illimité de conditionneurs de signal LVDT-Servo en appliquant la même horloge externe et le déclencheur externe sur le connecteur du panneau avant du FMC-Servo.

Demander un devis
Demander un devis
1236a9b7b42e90f26eb3c0cc9fe3032fLLLLLLLLLLLLLLLL